:cell:`sky130_fd_sc_hdll__isobufsrc`
====================================

**Input isolation, noninverted sleep**

*This is a stub of cell description file*

-  **Cell name**: :cell:`sky130_fd_sc_hdll__isobufsrc`
-  **Type**: cell
-  **Verilog name**: sky130_fd_sc_hdll__isobufsrc
-  **Library**: sky130_fd_sc_hdll
-  **Inputs**:  2 (SLEEP, A)
-  **Outputs**: 1 (X)

:cell:`sky130_fd_sc_hdll__isobufsrc` symbols
--------------------------------------------

.. list-table:: 

    * - .. figure:: sky130_fd_sc_hdll__isobufsrc.symbol.svg
      -
      - .. figure:: sky130_fd_sc_hdll__isobufsrc.pp.symbol.svg

:cell:`sky130_fd_sc_hdll__isobufsrc` schematic
----------------------------------------------

.. figure:: sky130_fd_sc_hdll__isobufsrc.schematic.svg
    :align: center

:cell:`sky130_fd_sc_hdll__isobufsrc` GDSII layouts
--------------------------------------------------



.. figure:: sky130_fd_sc_hdll__isobufsrc_1.svg
    :align: center
    :width: 50%

    sky130_fd_sc_hdll__isobufsrc_1


.. figure:: sky130_fd_sc_hdll__isobufsrc_16.svg
    :align: center
    :width: 50%

    sky130_fd_sc_hdll__isobufsrc_16


.. figure:: sky130_fd_sc_hdll__isobufsrc_2.svg
    :align: center
    :width: 50%

    sky130_fd_sc_hdll__isobufsrc_2


.. figure:: sky130_fd_sc_hdll__isobufsrc_4.svg
    :align: center
    :width: 50%

    sky130_fd_sc_hdll__isobufsrc_4


.. figure:: sky130_fd_sc_hdll__isobufsrc_8.svg
    :align: center
    :width: 50%

    sky130_fd_sc_hdll__isobufsrc_8